uchan 『ゼロからのOS自作入門』好評発売中！みかん本と呼んでね@uchan_nosVerilogで always @(posedge sys_clk, negedge rst_n) begin if (!rst_n) って良く書いてたけども、rst_nはsys_clkに同期して変化するようにしてるから negedge rst_n は不要だな……午前6:03 · 2022年2月14日·TweetDeck1 件のリツイート2 件のいいね
![](data:image/svg+xml,<svg xmlns="http://www.w3.org/2000/svg" width="48" height="48"><rect fill-opacity="0"/></svg>)
![](data:image/svg+xml,<svg xmlns="http://www.w3.org/2000/svg" width="120" height="76"><rect fill-opacity="0"/></svg>)
![](data:image/svg+xml,<svg xmlns="http://www.w3.org/2000/svg" width="24" height="24"><rect fill-opacity="0"/></svg>)
![](data:image/svg+xml,<svg xmlns="http://www.w3.org/2000/svg" width="84" height="120"><rect fill-opacity="0"/></svg>)
![](data:image/svg+xml,<svg xmlns="http://www.w3.org/2000/svg" width="240" height="124"><rect fill-opacity="0"/></svg>)