『報ステ』からのインタビュー依頼
2月9日付日本経済新聞が、台湾の受託生産会社（ファンドリー）大手のTSMCが茨城県つくば市に、約200億円を投じて、半導体の後工程の開発拠点をつくる方向で調整に入ったことを報じた。
同日の午後、この件に関して『報道ステーション』（テレビ朝日系）のニュースデスクを名乗る人物から、インタビューの依頼を受けた。メールのやり取りでは埒が明かなかったため、電話で、TSMCとはどのような半導体メーカーで、今回の後工程の開発拠点を日本につくることの意味などを説明したが、「後工程」ということが理解できないようだった。それどころか、「半導体」というものが、まったくわかっていない様子だった。
加えて、「TSMCが日本に拠点をつくったら、今問題になっているクルマ用の半導体不足が一気に解消されることになるんですよね？」などと言うので、それは次元が異なる別の話であることを説明した上で、今回の報道はやめたほうが良いということを伝えた。
ところが、『報ステ』は、筆者の話に耳を貸さず、翌10日に報道することを決めてしまい、「TSMCがどのような半導体メーカーなのかということを解説してほしい」と言ってきた。「TSMCの後工程の拠点の話ではないのだな」と思ったので、同日17時からのZoomでのインタビューに答えることにした。
これが間違いの元だった。『報ステ』のスタッフは、「半導体」のことも「後工程」のことも何も理解していないにもかかわらず、筆者への15分ほどのインタビューの一部を、前後の文脈など関係なく数秒ほど切り出して、TSMCが日本に開発拠点をつくることについて勝手にストーリーをつくり、視聴者をミスリードするようなニュースを報じてしまった。筆者は放送直前まで、担当者が送ってくるセリフの台本や図について、「これは間違っているからこうしてくれ、こう言ってくれ」と何度も修正を依頼したが、それはオンエア中のキャスターには届かず、とんでもないニュースになってしまった。
本稿では、『報ステ』が、どのような誤報を報じたかを明らかにするとともに、TSMCがつくば市に後工程の開発拠点をつくるとしたら、それはどのような意味を持つかを正しく説明したい。要するに、『報ステ』の尻拭いするわけである（まったく不本意であるが）。
その前に、半導体とは、どのような工程を経てつくられているのか、TSMCはどのようなポジションにいるのか、について詳細に説明する。というのは、この基本がわかっていないと、『報ステ』のニュースの誤りが理解できないからである。
半導体とはどのようにつくられるか
図1を用いて、半導体のつくり方を説明する。なお、正しくは「半導体集積回路」なのだが、業界人も、世間一般も、「半導体」と略して呼ぶことが多いので、本稿でも単に「半導体」と記すことにする。
半導体は、データを記憶するDRAMやNANDなどのメモリと、演算を行うプロセッサなどのロジックに大雑把に分けられるが、ロジック半導体の場合、設計を専門に行うファブレスという半導体メーカーがある。代表的な例が、スマートフォンのiPhoneを販売している米アップルである。アップルは、iPhone用のプロセッサを自社で設計しているので、ファブレスということになる。
その次は、ファブレスが設計したデータを基にシリコンウエハ上に半導体をつくりこむ「前工程」がある。現在は標準的に、直径300mmのシリコンウエハを使っており、その上に同時に1000個ほどの半導体が500～1000工程くらいのステップを経てつくられている。この前工程を専門に行っている半導体メーカーを、ファンドリーと呼ぶ。その部門で売上高世界1位なのがTSMCである。
そして、前工程でシリコンウエハ上に半導体が形成された後は、後工程に移行する。厚さ775μmのシリコンウエハを裏側から研磨して（グラインデイングと呼ぶ）30μm程度まで薄化し、約1000個のチップを1個1個切り出して（ダイシングと呼ぶ）、樹脂製のパッケージに封入し（パッケージングと呼ぶ）、半導体の動作をテストする。この後工程を専門に行う半導体メーカーを、アセンブリメーカー、またはOSAT（Outsourced Semiconductor Assembly and Test）と呼んでいる。
このように、ロジック半導体は、ファブレスによる設計、ファンドリーによる前工程、アセンブリメーカー（OSAT）による後工程の3つの工程でつくられている。
『報ステ』ニュースの第一の問題は、設計、前工程、後工程の3つの工程について「難しすぎてわからない」として理解することを拒否し、説明を放棄したことにある。そのため、TSMCが何をしにつくば市に来るのかが、まるでわからない報道になってしまった。
トランジスタとは何か
さて、ここで再び図1に戻って、前工程で製造された半導体の断面電子顕微鏡写真を見てみよう。10層以上の銅（Cu）配線層があり、下に行くほど配線幅が微細になっていることがわかる。そして最も下層には、白いぽつぽつしたゴマ粒のようなものが見える。これを拡大した電子顕微鏡写真を左側に示す。これがトランジスタという素子である。
トランジスタは、ゲート電極とソースおよびドレインから構成されている。ゲート電極に電圧を印加すると、ソースからドレインに電子が流れる。この状態をコンピュータの「1」と定義する。ゲート電圧をゼロにすると電子の流れは止まる。この状態を「0」と定義する。
コンピュータは、「0」と「1」の2進数ですべての演算を行う。最先端の半導体には10億個を超えるトランジスタが形成されており、これらがすべて10層を超える配線で接続されて、ある電子回路を形成し、演算を行うのである。
そして、非常に高度な演算を行うためには、より多くのトランジスタが必要となる。しかし、半導体のチップサイズを大きくしたくない。むしろ小さくしたい。というのは、直径300mmのシリコンウエハから、よりたくさんの半導体チップを取得したいからだ。
半導体の微細化競争で1人勝ちのTSMC
一定の面積の半導体チップになるべくたくさんのトランジスタを詰め込みたい。そのため、半導体メーカーは、2年で70％の割合で、トランジスタや配線を微細化してきた。2年で70％という意味は、トランジスタを平面的に考えた時、2年で面積を半分にしたいということである（図2）。面積を半分にするためには、その素子の縦と横は0.7×0.7、つまり、70％に微細化するということになる。
