# 第3章 pn接合ダイオード

ここではpn接合の基礎的な理解を目標とする。pn接合の説明には、空乏層の発生と 電位障壁の発生のメカニズム、接合付近の電界強度、電位分布の計算、拡散電流の計算、 C-V特性、動作速度に大いに関係する逆方向回復過程を説明する。pn接合が理解でき れば、このほかMOSデバイスやバイポーラトランジスタのほとんどのデバイスの動作の 理解が容易である。半導体工学の基礎の基礎をここで学ぶと思っていただきたい。

1. pn 接合ダイオードと整流方程式

pn 接合はp型半導体とn型半導体の接 合であり、p型がアノード(正極)、n型がカ ソード(負極)としたダイオードとして機能 する。



図1 pn接合ダイオードと記号

かなり慣れた人でもpnどちらがアノード かカソードか忘れてしまうことが多い。筆 者はごろではあるが、「ピーはプラス」と覚 えている。余談であるが、ドライバーやね じ、蛇口などで、締める方向は右回り、あ るいは左回りなのか忘れることがある。こ の手の失念はプラント火災の原因でもあり、 現場では「"の"の字を書く方向が締める」 と覚える。

次の図にpn接合の典型的なV-I特性
 を示す。p側に正の電圧を加えたとき、順
 バイアスの状態に相当するが、Siでは0.5
 V程度で急激に電流が流れる。整流器とし

てはオン状態である。



図 2 pn接合ダイオードと V-I 特性

p側に負の電圧を加えると、これは逆バイ アス状態であり、整流器としてはオフ状態 である。このときはある程度の電圧までは 電流をとおさないが、あるところから電流 が流れる。この電圧を降伏電圧と呼ぶ。 降伏現象を除いた V-I の関係は次の整流方 程式であらわされる。

$$I = I_0 \left( \exp\left(\frac{qV}{nkT}\right) - 1 \right) \qquad (1)$$

この式において、I<sub>0</sub> は比例定数で、半導体 層の拡散やダイオードの面積によって決ま る数値である。q は単位電荷(素電荷)、V はバイアス電圧、n は理想係数で通常1か ら2の間である。理想係数はpn接合界面 の結晶性などの品質で影響を受ける数値で あり、理想では1、結晶性が悪く間接再結 合が支配的になると2に近い数値をとる。 この数値を抽出することによって、pn接 合の品質の良しあしを評価することができ る。kはボルツマン定数、T は絶対温度で ある。

2. pn 接合のイメージ的理解《重要》

p 型半導体にはホールが多数存在し、n 型半導体には電子が多数存在している。ま ずはこれら塊が独立して存在して、ある瞬 間接合されたと考えよう。電子とホールは どうなるであろうか。





hhhhhhhhh	eeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeee
h h h h h 🔶 🛧	eeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeee
hhhhhhhhh	eeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeee
hhhhhhhhh	eeeeeeeeeeeeeeeeeeeeeeeeeeee
hhhhhhhhh	eeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeee
hhhhhhhhh	eeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeeee

図 3 pn接合ダイオードのイメージ理解のため の説明図

接合後は、p 型半導体からホールがより濃 度の薄いn型半導体の方に拡散する。ホー ルが出た後には、イオン化されたアクセプ タ、すなわち負の固定電荷がそこに残る。 n型半導体にまぎれこんだホールは電子と 再結合し消失する。そこでは電子がなくな るので、イオン化されたドナー、すなわち 正の固定電荷となる。以上のように、p型 半導体からn型半導体へホールが拡散し、 一方n型半導体からp型半導体に電子が拡 散する。ホールが出た後には負の固定電荷 が、電子が出た後には正の固定電荷ができ る。すると次のような、負と正の面状の電 荷層ができる。この層を空間電荷層、ある いは空乏層、電荷二重層ともいう。

p型半導体 n型半導体



図 4 pn接合ダイオードのイメージ理解のため の説明図

上図のように、空乏層間に電気力線が発生 する。すなわち空乏層内で正から負の電荷 の方向に電界が発生する。空乏層外に電界 が出ないのは平行平板コンデンサに誘起さ れた面状電荷を想像すればわかりやすい。 このように空乏層が発生すると、p型半導 体のホールがn型半導体に拡散したくても、 電界で阻止されて押し返されてしまう。電 子も同様である。このように、空乏層内で は固定電荷の作る電界によりキャリアは押 し出されて空乏するので、空乏層と呼ばれ る。なお空乏層内の電界でつくられる空乏 層端間の電位差が、拡散電位、もしくは内 蔵電位、ビルトインポテンシャルと呼ばれ る。

この状態で、pn接合に順バイアスをか けたとしよう。



図 5 順バイアスをかけたときの電界発生のイメ ージ

このときは、外部バイアスによって作られ る電界が固定電荷で作られている電界を弱 めるために、p型層からホールがn型層に、 n型層から電子がホールに拡散し、拡散電 流が流れる。これが順バイアスで順方向電 流が流れる仕組みである。

逆バイアスの場合は、先ほどとは逆であ る。外部バイアスによる電界と固定電荷に よって作られる電界が同じ方向であり、空 乏層内の電界はより強められる。このとき には電子とホールの拡散は阻止され、電流 は遮断状態となる。



図 6 逆バイアスをかけたときの電界発生のイメ ージ

以上がダイオードの整流動作のイメージ 的な理解である。イメージの理解はより実 践に強い技術者の養成に役立つ。この章の 説明はぜひ覚えていてもらいたい。

#### 3.空乏層内の電界強度と電位分布の計算

ここで p 型半導体のドープ濃度が Na、n 型半導体のドープ濃度が Nd として、各半導 体の長さは十分に長いとして、空乏層内の 電界および電位の分布の計算をする。

1)内蔵電位の求め方

内蔵電位は、空乏層の電界を求めてから、 空乏層の端から端まで電界強度を線積分す ることでも求められるが、ここではフェル ミディラック分布を使って求める。

っまり、空乏層内には障壁電位がつくら れて、p型層からn型層へホールの拡散は 起こらない。しかしフェルミディラック分 布の考え方では、内蔵電位を φ B とすると、 p型層からn型層へ飛び越えることができ るホールの密度は、p型半導体のホールの 濃度とボルツマン関数の積になる。すなわ ち、

# $Na \times exp(-\frac{q \emptyset_B}{kT})$ (2)

となる。ここで p 型半導体のホールの濃度 はアクセプタのドーピング濃度に等しいと した。ここで、<u>ホールが n 型半導体に流れ</u> <u>こまないということは、(2)</u>式の数値が n 型 <u>半導体の少数キャリア密度に等しい</u>と考え ることができる。すなわち

$$\frac{n_i^2}{N_d} = N_a exp(-\frac{q\phi_B}{kT})$$
(3)

となる。これから内蔵電位 φ B は次の式で求められる。

$$\phi_{\rm B} = \frac{\rm KT}{\rm clog}\left(\frac{\rm N_a \rm N_d}{\rm n_i^2}\right) \tag{4}$$

2) 電界・電位分布の計算

p型半導体のドープ濃度が $N_a$ 、n型半導体のドープ濃度が $N_a$ 、n型半導体のドープ濃度が $N_d$ としたときの空乏層内部の電界を計算する。前述したような過程で、空乏層ができあがったときに、p型の半導体層と空乏層幅を $x_p$ 、n型半導体の空乏層幅が $x_n$ とする。空乏層ができあがるときに、電子とホールは1:1で再結合するために、空乏層内部の固定電荷の数はn側とp側で同一になる。すなわち、

 $x_n N_d = x_p N_a$  (5)の関係がなりたつ。



図 7 pn接合の空乏層における固定電荷の分布 のイメージ

図のような一次元の座標をもとで、空乏層 が-xp<x<xdで広がっているとして、この 内部の電界分布を解いてみる。ガウスの式 の微分形によると次の式が成り立つ。

 $\frac{dE}{dx} = -\frac{qN_a}{\epsilon} \quad \text{tric} \ L - x_p < x < 0, \quad (6)$ 

 $\frac{dE}{dx} = \frac{qN_d}{\epsilon} \quad \text{ttl} 0 < x < x_n \quad (7)$ 

この式は単純に x 成分の積分で解ける。と くにあたって、 $x \ge x_n \ge x_p \le x$  の領域では 電界はゼロになることを考慮しなければな らない。それは空乏層自体面状の電荷の二 重層であり、二重層の電荷を足し合わせる と正味ゼロとなり、外部には電気力線がで 来なくなると考えればよい。電界分布は次 の式であらわされる。

$$\mathbf{E} = -\frac{q\mathbf{N}_{a}}{\epsilon} (\mathbf{x} + \mathbf{x}_{p}) \quad \not \subset \not \subset \mathbf{U} - \mathbf{x}_{p} < x < 0$$
(8)

$$\mathbf{E} = \frac{q\mathbf{N}_{d}}{\epsilon}(\mathbf{x} - \mathbf{x}_{n}) \quad \text{tric } \mathbf{U} \quad \mathbf{0} < \mathbf{x} < \mathbf{x}_{n}$$
(9)

x=0 で電界強度は

$$\mathbf{E} = -\frac{q\mathbf{N}_{a}}{\epsilon}\mathbf{x}_{n} = -\frac{q\mathbf{N}_{d}}{\epsilon}\mathbf{x}_{p}$$
(10)

となる。電界が負となっているのは、電界 の向きが x 軸とは反対方向(負の方向)だ からである。

電位の分布は先の式をさらに1回積分し て符号を逆転させればよい。x=0の場所の 電位を0とすると、電位φは次の式であら わされる。

$$\phi = \frac{qN_a}{\epsilon} \left( \frac{1}{2} x^2 + x_p x \right) - x_p < x < 0$$
 (11)

$$\phi = -\frac{qN_d}{\epsilon} \left( \frac{1}{2} x^2 - x_n x \right) \quad 0 < x < x_n$$
(12)

となる。以上の計算結果をグラフにまとめ ると次のようになる。電界分布は直線的で あり、電位の分布は二次曲線となる。<u>電界</u> <u>の強度はpn接合面で最大となる</u>ことにも 注意しておきたい。このことはpn接合に バイアスが加わった時も同じである。

$$\begin{split} \phi_{\rm B} &= \phi(\mathbf{x}_{\rm d}) - \phi\left(-\mathbf{x}_{\rm p}\right) \\ &= \frac{q}{2\epsilon} \left(N_{\rm d} \mathbf{x}_{\rm n}^2 + N_{\rm a} \mathbf{x}_{\rm p}^2\right) \quad (13) \end{split}$$



図 8 ポアソン式を解いて得た p n 接合の空乏層 内の電界と電位分布

となる。ここから  $x_dN_d = x_p N_a$ の式を合わ せて解くことで、

$$\phi_{\rm B} = \frac{q}{2\epsilon} (N_{\rm d} + N_{\rm a}) \frac{N_{\rm d}}{N_{\rm a}} x_{\rm n}^2$$
$$= \frac{q}{2\epsilon} (N_{\rm d} + N_{\rm a}) \frac{N_{\rm a}}{N_{\rm d}} x_{\rm p}^2 \quad (14)$$

の関係を得る。前項の説明から、
φBは

$$\phi_{\rm B} = \frac{{\rm KT}}{{\rm q}} \log\left(\frac{{\rm N_a N_d}}{{\rm n_i}^2}\right) \tag{15}$$

と等しくなる。ここから空乏層幅、xnとxp は次の式で表わされる

$$x_{n} = \sqrt{\frac{2\epsilon N_{a}}{q N_{d}(N_{d}+N_{a})}} \phi_{B} \quad (16)$$
$$x_{p} = \sqrt{\frac{2\epsilon N_{d}}{q N_{a}(N_{d}+N_{a})}} \phi_{B} \quad (17)$$

なおバイアス  $V_b$ が加わった場合は、次の式のようになる。

$$x_{n} = \sqrt{\frac{2\epsilon N_{a}}{q N_{d}(N_{d}+N_{a})}} (\phi_{B} - V_{b}) \quad (18)$$
$$x_{p} = \sqrt{\frac{2\epsilon N_{d}}{q N_{a}(N_{d}+N_{a})}} (\phi_{B} - V_{b}) \quad (19)$$

この式からもあきらかなように、空乏層は ドーピング濃度の低い方に広がり易いこと がわかる。通常のpn接合ダイオードは、 <u>p側かn側のいずれかが高濃度で作られる</u> ことが多く、両者を同じ濃度にすることは 少ない。それは、ダイオードを形成する場 合、通常p型或いはn型の10<sup>14</sup>/cm<sup>3</sup>程度の 低濃度基板に拡散技術をつかって反対の導 電型の層を形成することで作られるからで ある。その場合、空乏層は選択的に濃度の 薄い側に広がるとみなしてよい。

pn接合に逆バイアスをくわえたときに、 空乏層はバイアス電圧のルートに比例して 広がることも覚えておきたい。さらに<u>ドー</u> ピング濃度を下げれば下げるほど空乏層幅 は広がり易く、高耐圧なダイオードを形成 するためには、すくなくともpあるいはn の層のいずれか一方をより低濃度な層とす る必要がある。

空乏層幅と電界強度、電位の計算に便利 なエクセルシートが筆者のホームページか らダウンロードできるので、参考にしてい ただきたい。

\*<u>http://fhirose.yz.yamagata-u.ac.jp</u>内の 授業のページから、半導体工学特論の pc\_calc.xls を指定してください。

#### 4. p n 接合のバンド図での表現

バンド図は縦軸が電子のエネルギーをあ らわしており、電位とは逆になることに注 意してほしい。無バイアスのpn接合の場 合は、p側とn型のフェルミレベルを一致 させるようにかくことがコツである。



図 9 pn接合のバンド図による表現

図の中において、フェルミレベルがバンド の中央、すなわち価電子帯と伝導帯の2分 点とフェルミレベルが一致する場所が、p n接合面である。またバンドに曲がりが生 じている部分が空乏層になる。



図10 pn接合のバンド図による表現

バイアスが加わると、空乏層内のフェル ミレベルにバイアス分だけずれが生じる。 バンド図では電位が高ければ下げて書くこ とになる。バンド図で位置がひくければ電 位が高いということになる。

#### 5. 電圧容量特性の計算

pn接合の空乏層は絶縁領域であり、見掛け上Siの誘電体を挟んだ、空乏層の幅をもつ平行平板とみなすことができる。この容量のことを**接合容量**という。単位面積あたりの接合容量Cは次の式で表わされる。

$$C = \frac{\varepsilon_0 \varepsilon_1}{(x_n + x_p)} \tag{20}$$

仮に、n型層がp型層に対して非常に高濃 度層である場合、p型層に選択的に空乏層 が広がるため、接合容量は次の式で記述さ れる。

$$C = \sqrt{\frac{q\epsilon_0 \epsilon_1 N_a}{2(\phi_B - V_b)}}$$
(21)

これが pn 接合の C-V 特性の式となる。この 式から次の C<sup>-2-</sup>V の関係式を得る。

$$C^{-2} = \frac{2}{q\epsilon_0\epsilon_1 N_a} (\phi_B - V_b) \quad (22)$$

この式は半導体層の低濃度層のドーピング 濃度を求めるのに大変便利な式である。 n 型層に対して、p型層の電位をバイアス Vb とし、容量をLCRメーターで計測して、 C<sup>-2</sup>-Vの関係を散布図としてグラフ化する と図のように直線で示される。この特性を とることで、内蔵電位やドーピング濃度の 測定をすることができる。ドーピング濃度 が変化していても、バイアスに応じた空乏 層幅と C<sup>-2</sup>の変化からドーピング濃度の深 さ分布(プロファイル)を求めることができ る。



# 6.順バイアス時の電流計算

pn接合に順方向バイアスを加えた場合 は拡散電流と再結合電流が流れる。拡散電 流とは、順バイアスによって空乏層にでき る電位障壁が弱められて、p型層からn型 層にホールが、n型層からp型層に電子が 注入されることによって、流れる電流であ る。再結合電流は空乏層内の再結合準位を 通してp型層のホールとn型層の電子が再 結合して電流として流れるものである。こ の節では、拡散電流の流れるイメージを理 解していただいて、次に式による拡散電流 の導出、最後に再結合電流についても概説 する。

(1)拡散電流

ここでpn接合の内蔵電位による障壁の イメージを思い出してほしい。まず自分は p型層のなかにいるホールとなったと考え る。ホールは、濃度の薄いn型層に拡散し たいが、その前を内蔵電位による障壁が立 ちはだかっている。



図 12 拡散電流を考えるための出発点のイメージ

この接合に順バイアスが加えられると、電 位障壁である内蔵電位が弱められ、p型層 のホールのごく一部がn型層に打ち上げら れる。打ち上げられる確率は、フェルミデ ィラック分布で計算できる。p型層のホー ル濃度をドーピング濃度 Naであらわし、順 バイアス Vbがかけられて、内蔵電位が弱め られて φ B-Vb の障壁となったとして、n 型層の空乏層端でのホール濃度 Dnは

$$p_{n} = N_{a} exp\left(-\frac{\phi_{B} - V_{b}}{kT}\right) \quad (23)$$

で表わされる。



図13 拡散電流を考えるためのイメージ

このとき、n型層の左端に打ち上げられた ホールはより濃度の薄い遠方に拡散で流れ ていく。この注入されたホールは拡散の過 程で電子と再結合して消滅もしていくのだ が、拡散による流れがホール電流を決める ことになる。

より詳細をみてみよう。n型層の左端を x=0 として、縦軸にホールの濃度をとる と次のようなグラフとなる。



図 14 pn 接合においてn型層にホールが注入されたときのn型層におけるホール濃度分布

再結合によって、xが大きくになるに従っ て、ホール濃度は小さくなり、最後はn型 層の少数キャリア濃度 pn0に近づく。

 $p_{n0}$ は、n型層のドーピング濃度を $N_d$ としたときに、 $n_i^2/N_d$ に等しい。

この濃度と距離 x の関係を解くには次の 電荷連続の式を解かなければならない。

$$0 = D_p \frac{\partial^2 p}{\partial x^2} - \frac{p - p_{n0}}{\tau_p} \quad (24)$$

ここでの $\tau_p$ はホールのn型層中のライフ タイムである。 $D_p$ はホールのn型層中の拡 散係数である。この式を解くと、ホール濃 度は

$$\mathbf{p} = (\mathbf{p}_{n} - \mathbf{p}_{n0}) \exp\left(-\frac{\mathbf{x}}{\sqrt{\mathbf{D}_{p}\tau_{p}}}\right) + \mathbf{p}_{n0} \quad (25)$$

となる。単位面積当たりのホール電流 Ihは 次の式で表わされる。

$$I_{h} = \left[-qDp\frac{dp}{dx}\right]_{x=0}$$
$$= \frac{qD_{p}}{\sqrt{D_{p}\tau_{p}}}p_{n}$$
$$= \frac{qD_{p}}{\sqrt{D_{p}\tau_{p}}}N_{a}exp\left(-\frac{q(\emptyset_{B}-V_{b})}{kT}\right) \quad (26)$$

ここで $\sqrt{D_p \tau_p}$ は拡散長と呼ばれるもので、

ホールが n 型層にはいって、 1 / e になる 位置を表す。多くの教科書では、 $\phi_B$ を省く ために  $p_{n0} = n_i^2 / N_d \ge \phi_B = \frac{KT}{q} \log \left( \frac{N_a N_d}{n_i^2} \right)$ の 関係を使って、ホール電流を次の式で表わ している。

$$I_{h} = \frac{qD_{p}}{\sqrt{D_{p}\tau_{p}}} p_{n0} exp\left(\frac{qV_{b}}{kT}\right)$$
(27)

筆者はこの式は初学者には抵抗があると危 惧しているところだが、他の教科書と混同 をさけるために、あえてここで記述してお く。

今までホールの事ばかり述べたが、電子 も上記と同じ現象がおこっている。電子電 流 Leは

$$I_{e} = \frac{qD_{n}}{\sqrt{D_{n}\tau_{n}}} N_{d} \exp\left(-\frac{q(\phi_{B} - V_{b})}{kT}\right)$$
$$= \frac{qD_{n}}{\sqrt{D_{n}\tau_{n}}} n_{p0} \exp\left(\frac{qV_{b}}{kT}\right) (28)$$

となる。

単位面積当たりの順方向電流 If とするとホール電流と電子電流の総和になる。

$$\begin{split} I_{f} &= I_{h} + I_{e} \\ &= q \left( \frac{D_{p}}{\sqrt{D_{p}\tau_{p}}} N_{a} + \frac{D_{n}}{\sqrt{D_{n}\tau_{n}}} N_{d} \right) \\ &\quad \cdot \exp \left( - \frac{q(\emptyset_{B} - V_{b})}{kT} \right) \\ &= q \left( \frac{D_{p}}{\sqrt{D_{p}\tau_{p}}} N_{d} + \frac{D_{n}}{\sqrt{D_{n}\tau_{n}}} N_{d} \right) \exp \left( - \frac{q\emptyset_{B}}{kT} \right) \\ &\quad \cdot \exp \left( \frac{qV_{b}}{kT} \right) \quad (29) \end{split}$$

ここまでたくさんの計算がでてきたが、 初学者は式の暗記ではなく、キャリアの流 れのイメージをつかむことが重要である。 式の暗記ではなく、次の式から読み取れる ことを覚えていてもらいたい。

- ・ドープ濃度と拡散電流は比例関係である。
- ・拡散係数、すなわち移動度が高いほど
   拡散電流は高められる。
- ・半導体層のライフタイムが低いほど
   拡散電流は大きくなる。

#### (2)再結合電流

拡散電流は先に述べたように、 $\exp\left(\frac{qV_b}{kT}\right)$ に比例する電流が流れるが、空乏層内で再結合がおこると $\exp\left(\frac{qV_b}{2kT}\right)$ に比例した電流が流れる。これは次の図にも示されるように、再結合電流はpn接合の空乏層内でのバンド中央にある準位を通じて発生するため、バンドギャップの半分のエネルギー障壁を超える確率に比例するようにみなせるからである。



図 15 pn 接合における再結合電流の発生する メカニズム

再結合電流は再結合を起こす要因、すなわ ち不純物や欠陥が空乏層内にあっておこる ものであり、ダイオードを作る半導体層の 品質が悪ければ増加する傾向にある。 再結合電流は低電流領域で主であり、拡 散電流は比較的電圧が高い領域でおこる。 ダイオードの V-I 特性を片対数グラフにす ると、電流領域によって、再結合電流、拡 散電流、直列抵抗の領域が現れ、それぞれ 傾きが異なる。再結合電流は再結合準位の 密度で制限されるため、比較的電流の低い 領域のみで現れる。高電流の領域になると、 ダイオードの接合以外の部分の抵抗成分が 電流を制限するようになり、片対数グラフ では傾きが小さくなる。



図 16 pn 接合における順方向電流特性からの再 結合電流と拡散電流の領域

実際のダイオードを測定してみると、先 の図のような顕著に傾きが異なるグラフに はならず、片対数のグラフで傾きが q/kT か ら q/2kT の間の直線になることがある。傾 きが q/nkT として、nの値を理想係数とい う。よくダイオードの整流方程式も、理想 係数を含めて次のように書かれる。

$$I = I_0 \left( \exp\left(\frac{qV}{nkT}\right) - 1 \right)$$
(30)

nの値が1であれば、再結合電流成分を全 く含まない理想ダイオードとすることがで きる。nが2に近ければ、欠陥などが多い ことによる再結合電流成分の大きいダイオ ードとなる。

#### 7.絶縁破壊

Siのpn接合においてp型およびn型の ドーピング濃度が両方とも 10<sup>18</sup>/cm<sup>3</sup> 以上 の濃度で接合が作られると、空乏層幅が 10nm 以下になり、比較的低い電圧でもト ンネル効果により電流が流れる。この場合 は**ツェナー降伏**という。このツェナー降伏 の電圧は、ドーピング濃度で簡単に制御で きるため、これを利用して定電圧ダイオー ド(**ツェナーダイオード**)とすることがで きる。

Si ダイオードにおいて、p型あるいはn 型のいずれか一方が 10<sup>18</sup>/cm<sup>3</sup> 以上の高濃 度で、もう片方がそれより低濃度である場 合を**片側階段接合**という。片側階段接合の 場合、または両方の濃度が 10<sup>18</sup>/cm<sup>3</sup>以下の 低濃度場合、pn接合に逆バイアスを加え て、電圧を高めていくと、pn接合面付近 の電界強度が増加し、あるところでキャリ アが雪崩のように増倍して降伏する、**雪崩 降伏(アバランシェ降伏)**が起こる。これ は空乏層内に熱励起で発生した電子が空乏 層内で電界の力を受けて加速され、格子に 散乱される過程で、価電子を次々と弾き飛 ばして自由電子を作り出し、雪崩のように 電子が増えて、大きな電流が流れてしまう 現象である。

図 17 に、高濃度のn型 Si に低濃度のp 型 Si を形成した時の雪崩降伏がおきる接合 面の電界強度を示した。これは、低濃度側 のドーピングレベルに依存することが知ら れている。

逆バイアスをかけたときの接合面の電界 強度は、本章の(10)、(18)、(19)式から計 算されるが、計算による電界強度が図17の 雪崩降伏電界強度と一致すると雪崩降伏が 起こると考え理想耐圧を見積もることがで きる。実際の試作では、この半分の耐圧に なることが多く、雪崩降伏電界強度の半分 の電界強度で降伏がおこるとして、耐圧の 見積もりを行う。





このほか、実際のダイオードで忘れては ならないのは接合表面での絶縁破壊である。 これはpnの接合面が外に露出される部分 で電界集中がおきて、絶縁破壊が起きる現 象であるが、pn接合を不活性膜で被覆し たり、ガードリングと呼ばれる電界緩和構 造を作りつけるなどの対策が施される。

## 8. pin ダイオードと伝導度変調

実際のダイオードにおいて、順バイアス 時の抵抗を下げることは、通電時のジュー ル損失を下げるために望ましいことでる。 順バイアス時の抵抗は ON 抵抗とも呼ばれ るが、半導体と電極の接触抵抗(コンタク ト抵抗)も ON 抵抗の要因の一つである。 コンタクト抵抗を下げるには、pn接合の 電極との接触部分を高濃度にドーピングを 行うのが一般的である。高濃度にドーピン グすることを添え字の+の記号をつかって、 p+あるいは n+と表わすが、多くのダイオ ードが n+/n/p+のように真中に低濃度層を 挟んだような構造になっている。このよう なダイオードは pin ダイオードとよび、ほ とんどのダイオードは実質 pin ダイオード 構造をなしている。pin の i の部分は isolation の絶縁層を表す。このようなダイ オードは、順バイアス時に高濃度のn層、 p層から電子とホールが i 層に流れ込み、 とくに大電流においては、見掛け上 i 層の 部分が高濃度にドープされたかのように働 き、非常に低抵抗となる。このような抵抗 率が下がる現象を伝導度変調と呼ぶ。

pin ダイオードが逆バイアスのときには、 i 層、すなわち真中の低濃度層に選択的に空 乏層が広がる。したがって、pin ダイオー ドの耐圧(降伏電圧)は i 層のドーピング 濃度と膜厚によって決まる。通常、Siのpin ダイオードでは、ドーピング濃度を  $10^{14}$ /cm<sup>3</sup>程度に抑えて、抵抗率では 15Ω cm 程度に設定し、厚みとして  $10 \mu$  mで耐圧 75V 程度である。 $20 \mu$  m で 150V、 $50 \mu$  m で 500V となる。

#### 9.逆方向回復過程

ダイオードを高周波電流の整流や検波に 用いるときに、どの程度までの高周波で整 流特性が得られるかは、この逆方向回復過 程の時間、逆方向回復時間あるいはリカバ リ時間で決まる。

pn ダイオード、pin ダイオード共に順バ イアスをかけて順方向電流を流していると ころから、急に逆バイアスに切り替えると 逆バイアスであっても切り替え直後に負の 電流が一定時間流れる。このような負の電 流が流れる過程を逆方向回復過程(リカバ リ過程)と呼ぶ。負の電流が流れ始めから 最大の逆方向電流(リカバリ電流)の10% まで消失する時間をリカバリ時間という。

(a) 逆方向回復過程の測定回路



(b) 電流波形



図18 逆方向回復過程の説明図



図19 逆方向回復波形の例

この例はSiダイオードに順方向に20A流した後、 逆バイアスをかけたときのリカバリ波形の測定例。 リカバリ時間は約350ns。

逆方向回復過程においては、空乏層が大 きく広がる動作をするが、そのときの空乏 化に伴ってキャリアが引き出されて、負の 電流が流れる。pinダイオードにおいては、 i層の蓄積電荷が吐き出される。すなわち逆 方向回復時間は pin ダイオードの順バイア ス時の蓄積電荷量に依存し、順方向電流が 大きくなるほど増加する。

実際の回路においてダイオードが順バイ アスと逆バイアスが切り替わるような、整 流回路やスイッチ回路においては、逆方向 回復時間に気をつけなければならない。こ の逆方向回復の間はダイオードは整流子と しては動作しない。単なる抵抗になる。通 常 100V 程度の整流に用いられるタイプの ダイオードでは、リカバリ時間は 100~ 500ns 程度であり、整流子としての限界は 数十kHz 程度と考えた方がよい。例えば MHz オーダーの交流をかけた場合、逆電流 が無視できなくなり、整流動作はできなく なる。

リカバリ時間が短く、高速動作ができる ダイオードを特別に Fast Recovery Diode (FRD) と呼ぶ。このような高速リ カバリのものは、順方向抵抗が高いものが 多い。高速と順方向抵抗はトレードオフ(二 立背反)の関係にある。また高速リカバリ のものは、リカバリ波形が急峻なため、ノ イズを発生させるものもあるので、低ノイ ズ回路に使う時は気をつける必要がある。

# 9.実際のダイオードの構造

ここでは、実際のダイオードの構造につ いて図を用いて解説する。ここで紹介され る図は断面を表わした模式図になる。実際 のダイオードには各種各様ではあるが、整 流用の大電流タイプのものだと、メサ型と 呼ばれる構造をしている。メサの意味は台 形であるが、このような構造は周囲との絶 縁をとり易く高耐圧(50V以上)で大電流

(100A/cm<sup>2</sup>)のもので使われている。リー ク電流の発生因となるp層とn-層との界 面の側壁の部分をガラスなどの絶縁層で被 図21 プレーナ型ダイオードの実例

覆し、空気による酸化やごみの付着をさけ るようになっている。TiSi 膜は Al との接触 抵抗を低減させるための膜で、コンタクト 層と呼ばれるものである。アノード電極は 0.5 μ m程度の Al 層を介して Al ワイヤに接 続され、カソード側は Ni 板などに Ni 層を 介して半田付けされる。



図 20 メサ型ダイオードの実例

集積回路の中ではプレーナ構造をとるた めに、つぎの図 20 のような部分拡散法を用 いて形成される。



10. ショートダイオード

ダイオードの順方向電流の主たる成分は 拡散電流である。拡散電流の式について重 複を恐れず、もう一度ここで記述する。

$$I_{h} = \frac{qD_{p}}{\sqrt{D_{p}\tau_{p}}} p_{n0} exp\left(\frac{qV_{b}}{kT}\right)$$
(31)

$$I_{e} = \frac{qD_{n}}{\sqrt{D_{n}\tau_{n}}} n_{p0} exp\left(\frac{qV_{b}}{kT}\right)$$
(32)

この式において $\sqrt{D\tau}$ は**拡散長**と呼ばれる もので、ホールを例にとって説明すると、p 型層からn型層に注入されたホールが空乏 層端から p 型層の遠い方に拡散されるが、 濃度が空乏層端から 1/e になる距離がこの 拡散長である。例えば、n 型層での少数キ ャリアの寿命  $\tau_n$ が 100 $\mu$ s であるとして、 n 型層での拡散係数が 10cm<sup>2</sup>/s とすると、 拡散長 $\sqrt{D_n \tau_n}$ は 316 $\mu$  mとなる。この長さ を実際に作るとなると容易ではなく、ほと んどの場合で実際のダイオードは拡散長よ り薄い層で構成されている。

上記の拡散電流の式は、半導体層が非常 に厚く拡散長に対しても十分に厚いという 前提で解かれている。実際のダイオードで は拡散長より薄く、例えば金属電極が拡散 長より薄い位置にある場合、このようなダ イオードを**ショートダイオード**と呼ぶ。



図 22 ショートダイオードの説明図

図22のような、n型層の膜厚が拡散長 より薄い場合で、金属電極が付いている場 合、金属との界面で無限大の再結合速度が あると仮定する。そのときにホールの拡散 電流の式は次のようになる。

$$I_{h} = \frac{qD_{p}}{\sqrt{W_{n}}} p_{n0} exp\left(\frac{qV_{b}}{kT}\right)$$
(31)

ここで、Wnはn型層の厚みである。このと きのn型層へ注入された電子の濃度勾配は 直線的とみなされるが、この近似が成り立 つのは、あくまでも電流密度が十分に小さ い時である



図 23 n型層が拡散長より薄い場合の注入された ホール濃度の分布

このようなショートダイオードでは、ロ ングの場合に比べて、拡散長が短くなり、 拡散電流が増強される、すなわち良く流れ るダイオードになることが期待されるが、 100A/cm<sup>2</sup> 程度の高い電流密度でショート ダイオードを使う場合は、金属界面での再 結合速度は有限であり、期待されるほどの 電流の増強効果は表れない。

半導体開発の現場でしばしば使われる電 子デバイスシミュレータの多くが、この金 属界面での再結合速度を無限として結果を 出すが、この仮定が実物とのずれの原因に なることが多い。そもそも、金属界面での 電荷の再結合過程はよくわかっておらず、 解析研究が今後も必要である。

# 11.高速低損失化への挑戦

pn ダイオードが産業上もっとも活用され ているのは、整流用途とスイッチ回路の還 流ダイオードとしてである。スイッチ回路 は我々の身の周りの電気製品の省エネを実 現するために大きな役割を果たしている。 その例としてスイッチ式電源でのダイオー ドの利用例を図 24 に示す。



図 24 スイッチ式電源でのダイオードとしての利 用例 FRD は Fast Recovery Diode の略

これはパソコンなどの電源に広く用いら れているもので、トランジスタが電子スイ ッチの役割をしている。この回路では制御 回路の信号のONとOFFの比をかえること で、負荷へ伝える電圧を調整するようにな っている。トランスレスであり、非常に小 型で、パソコンの電源はすべてこの回路と なっている。この回路において、トランジ スタがオフになる瞬間、インダクターから 逆起電力が発生しそれを還流させるために、 ダイオードが使われる。このようなダイオ ードを還流ダイオード(Free Wheel Diode) と呼ばれている。このような回路ではイン ダクターの小型化のために、ダイオードの 高速化が求められるが、先述したように逆 方向回復過程のために、制御周波数の高周 波化には限界がある。このような用途のた めに FRD が用いられるが、一方で、高速に なると ON 抵抗が高くなり、発熱が大きく なるという問題がある。pin 型のダイオー ドにおいて、150V クラスのダイオードの場 合、高速タイプであると、リカバリ時間が 50 n s 程度のものが出回っているが、ON 抵抗は 1cm<sup>2</sup>換算で 15m Ω程度になる。こ れは仮に 100A 流した時に 150W の発熱に なり、大きな問題である。一方低抵抗品で は 1cm<sup>2</sup>換算で 8m Ω程度のものがあるが、 リカバリ時間は 400ns 程度と低速になる。 このように、ON 抵抗と高速化は二立背反 の関係にある。

高速化のためには、半導体層にライフタ イムキラーとなる Pt やAu をドーピングす る方法がとられるが、ライフタイムの最適 点の調整が難しい。筆者の研究ではダイオ ードの構造にもよるが、i層のライフタイム を数十 ns に調整することで、ON 抵抗を損 なうことなくリカバリ時間を縮減できるこ とを報告しているが、実際の調整は困難で ある。さらにこのようなライフタイムキラ ーによる調整はダイオードのリーク電流が 増えたり、また100℃の高温では殆ど高速 化の効果が表れないなどの問題も生じる。 一方、ライフタイムの調整法としてイオン 照射や電子線照射の方法もとられるが、こ ちらは装置が一基数億円ちかくして、枚葉 処理しかできないことなどから、コスト高 の問題が生じる。

筆者はかねてからこの問題に着目し、p型 層にSiGe膜を用いて、局所的にライフタイ ム調整を行い、ON抵抗を損なわずに高速 化できることを報告している。この方法に よれば、150V クラスのダイオードでリカバ リ時間 30ns、ON 抵抗率として 7m Ω cm<sup>2</sup> が実現できる可能性があることを示してい る。このほかの取り組みとして、単純に平 坦な膜の積み重ねではなく、i 層の中身に周 期的なモザイク構造にするなど、構造から の高性能化の研究がデバイスシミュレーシ ョンを用いて進められている。