世界最高水準の低消費電力化を実現するAI半導体向け「脳型情報処理回路」を開発

NEDOは、産業技術総合研究所、パナソニックセミコンダクターソリューションズ（株）、北海道大学とともに、アナログ抵抗変化素子を用いたAI半導体向けの脳型情報処理回路を開発し、世界最高水準の低消費電力動作の実証に成功しました。

• 
  図1　本研究開発の成果のイメージ

1．概要

現在、AIを活用した家電やロボットが登場し、今後はさらに身の回りの電子機器へのAI実装が進むと予想されています。しかし、AIにおける学習の処理は演算量が膨大で消費電力が大きく、ユーザー機器（エッジ）側で処理することは容易ではありません。大量処理が可能なサーバー群で構成するクラウドシステム側でAIを搭載しエッジ側はクラウドの処理結果を受け取るだけ、もしくは、学習処理をクラウド側、推論（実行）処理をエッジ側で分担して行うというのが現状です。

今後、エッジ側で推論処理のみならず学習処理を実装することができるようになれば、個人情報をクラウドに上げることなくプライバシーに配慮したAI学習を進めたり、個人の端末でリアルタイム映像データ解析処理を可能としたり、さらには、エネルギー分野や交通分野などの社会インフラの分散制御・高度化にも広く波及して行くものと期待されます。そこで、NEDOは、AI半導体の基本回路構成自体に非連続的イノベーションを実現し、情報処理に要する消費電力を劇的に低減することを目的に、NEDO事業^※1において、脳型^※2AI処理システムの研究開発テーマを推進しています。

今般、NEDOと産業技術総合研究所、パナソニックセミコンダクターソリューションズ株式会社、北海道大学は、アナログ抵抗変化素子（Resistive Analog Neuro Device： RAND）^※3を用いたAI半導体向けの脳型情報処理回路を開発し、世界最高水準の低消費電力動作の実証に成功しました。従来、クラウド学習用、クラウド学習・推論兼用、クラウド推論用、エッジ推論用と分類分けしていたAI半導体に、新たに「エッジ学習・推論兼用」のカテゴリを切り開くものと位置付けています。今後、この技術をチップ実装する際の制御性や信頼性の向上を図ることで、全く新しい基本回路構成を持つ脳型AI半導体の実用化を進めていきます。

なお、本研究開発成果の一部は、米国ホノルルで現地時間2018年6月18日(月)から22日(金)まで開催される「2018 Symposia on VLSI Technology and Circuits」で発表されます。

また、NEDOと研究グループは、この新しい技術の普及促進やユーザーとの価値共創を目指し、脳型情報処理を体験できるArduino^※4ベースのキットなどAI開発環境プラットフォームの本格運用の開始や、アナログ抵抗変化素子の作成も含む関連技術の習得を目指した人材育成スクール^※5の開催を2018年8月に予定しています。

2．今回の成果

【1】アナログ抵抗変化素子（RAND）を用いた低消費電力脳型情報処理AI回路の開発

従来のAI半導体で用いられているデータ保存用メモリーと積和演算器が必要な方式に代わり、RANDによりデータ保存機能と積和演算機能を一体化したAI半導体向け脳型情報処理回路の開発に成功し、低消費電力動作を実証しました。RANDの積層構造（図2）は、すでに製品化されている不揮発性抵抗変化メモリー（Resistive Random Access Memory： ReRAM）^※6を発展させ実用化を目指す構造にしており、パナソニックセミコンダクターソリューションズ（株）が保有するReRAM製造プロセスを応用して、開発しました。

脳型情報処理回路では多階調の学習データ保存^※7が動作の鍵を握りますが、線幅180ナノメートルプロセスで開発したRAND（図3・左）では、30マイクロアンペアのダイナミックレンジで、ほぼ全てのデータ^※8が、目標値の±2マイクロアンペアの範囲内に設定できるという良好な制御性を示しました。この結果、RANDによる脳型情報処理回路の文字認識率^※9は90％を超え、実用化への道筋が確立されました。さらに線幅40ナノメートルプロセスで開発したRANDのテストチップ（図3・右）では、セル電流の低電流化に成功し、66.5 TOPS／W(Tera Operations per Second per Watt) ^※10という世界最高水準の低消費電力動作を確認しました。これは、AI半導体の「エッジ学習・推論兼用」という新カテゴリを築くのに十分な値です。

• 
  図2　アナログ抵抗変化素子を用いたパーセプトロン回路
• 
  図3　アナログ抵抗変化素子を用いたAI半導体向けの脳型情報処理回路
  ［左］180nmプロセスの脳型情報処理回路　［右］40nmプロセスの消費電力評価テストチップ

【2】脳型情報処理回路を搭載したAI半導体のオープンイノベーション促進

脳型情報処理回路を搭載した低消費電力AI半導体は従来とは異なる利用機会やアプリケーションユーザー価値をもたらすことが期待されます。そこでNEDOと研究グループは、この新しい技術による身の回りのあらゆる電子機器へのAI搭載普及の促進やユーザーとの価値共創を目指して、脳型情報処理回路を用いたAIを広く利活用できる環境の整備を進めています。その一環として、個人・小規模チーム開発者や一般ユーザー、学生等、誰でも容易にAIを体験・実験できる脳型情報処理活用プラットフォーム^※11の本格運用の開始や、アナログ抵抗変化素子の作成も含む関連技術の習得を目指した人材育成スクールの開催を予定しています。

プラットフォームの利用にあたり適時開催する体験セミナーの参加者は、半日弱という短い時間で、機動力の高いソフト・ハード一体オープンイノベーションの仕組みと、そこで動作するさまざまなサンプルAIプログラムを実際に体験することができます。

具体的には、SDカードによりAIアプリケーションの変更が可能な、AIに特化したメモリーアーキテクチャを持つ「FPGA（Field-Programmable Gate Array）^※12　AIシールド^※13」と、Arduinoマイコンを標準的なSPI（Serial Peripheral Interface）^※14で接続した「ソフト・ハード協調システム」（図4）を用いて、ハードウェアAIが実現する無限の可能性を容易かつ身近に体験できるようになっています。

また、FPGA AIコアのHDL（Hardware Description Language）※15およびArduinoの制御コードからなるサンプルライブラリ一式をオープンソースとして利用者が活用でき、さらにはその成果物を情報発信できるようなクラウドシステムも構築しています。

• 
  図4　ソフト・ハード協調システムの一例

3．今後の予定

今回の研究成果により、RANDの微細化が、AI半導体向け脳型情報処理回路の低消費電力化を進める上で大きな効果を持つことが確認されました。今後は、小型で低消費電力であることが強みとなるエッジ処理に用いることを想定した脳型AI半導体の実用化研究を推進し、さらなる微細化の追求、制御性や信頼性の向上を目指した研究開発も進めていきます。

また、RANDの制御性が高いことも明らかになったことから、適用アプリケーション領域の拡大を目指して、さまざまな深層学習手法に対応できるFNA（Flexible Network Architecture）^※16としての開発も進めます。

2018年8月に予定している、脳型情報処理活用プラットフォームの本格運用開始や関連技術の習得を目指した人材育成スクールの開催の詳細については、6月下旬頃に本研究開発テーマのポータルサイトで公表予定です。

• NEDO IoT推進のための横断技術開発プロジェクト

【注釈】

4．問い合わせ先

（本ニュースリリースの内容についての問い合わせ先）

NEDO　IoT推進部　担当：大西、山本　TEL：044-520-5211

（その他NEDO事業についての一般的な問い合わせ先）

NEDO　広報部　担当：藤本、坂本、髙津佐　TEL：044-520-5151　E-mail：nedo_press@ml.nedo.go.jp