太陽誘電とTRLは、従来のFPGAに比べて高速・低消費電力化が可能な「MRLD（Memory-based Reconfigurable Logic Device）」と呼ぶLSIを共同で開発し、「CEATEC JAPAN 2017」に出展した。各種センサーの信号処理やモーターの制御、IoT機器のエッジコンピューティングなどの用途を想定する。
MRLDはメモリー（SRAM）のコアを多数並べてアドレス線とデータ線を互いに接続した構造であり、FPGAのようなスイッチ素子や複雑な配線が不要なことから、高速・低消費電力化が可能という。試算では、従来のFPGAに比べて動作周波数を約5倍、ゲート密度を約5倍にできるほか、同じ動作周波数ならば消費電力を1/10以下に低減できるという。太陽誘電が基本技術の特許を持ち、TRLがチップの設計や販売を担当している。
展示では110nm世代のプロセス技術で製造したMRLDコアのチップ「MRLD-F」を256MHzの動作周波数で動かすデモを見せた。この動作周波数は従来のFPGAでは28nm世代の技術を使わないと達成困難という。MRLDは旧式のプロセスでも高い性能を出せるほか、ファブが提供している一般的なSRAMのIPを使えるため、低コスト化が可能という。メモリーはSRAMに限らず、不揮発性メモリーなども利用できる。
旧式のプロセスが使えることから、アナログ回路との混載も容易とする。今回はセンサー入力用のアナログ回路とMRLDコア、CPUコアを混載したチップ「MRLD2」のデモも見せた。MRLD2も110nm世代のプロセス技術で製造し、チップ面積は5mm角である。TRLはMRLD-FとMRLD2の量産を2018年5月から開始する予定だ。
MRLDの回路構成はニューラルネットとも相性が良いことから、今後は人工知能（AI）の用途も狙っていく。IoT機器のエッジコンピューティングのほか、データセンター側のAI処理にも適しているという。自動車用のモーター制御や車載センサーの信号処理などの用途も狙っており、2018年には車載向けのチップもサンプル出荷したいという。
コメントする コメントに関する諸注意（必ずお読みください）