”
Xilinx Platform Studio 13.3（KC705プラットフォーム）”の続き。
Simulation Flowを確かめてみることにした。Simulation FlowでGenerte HDL Files をクリックした。
プロジェクトフォルダの下にsimulationフォルダが出来て、シミュレーション用のVHDLファイルが生成された。
これからシミュレーションを行う。一番上の図でLaunch Simulatorをクリックする。
シミュレーション・スクリプトの途中で”ERROR:Simulator:754 - Signal EXCEPTION_ACCESS_VIOLATION received”で止まってしまった。
アンサーを見ると、”
Spartan-6 FPGA コネクティビティ キット TRD - Windows で ISim を実行すると「ERROR:Simulator:754 - Signal EXCEPTION_ACCESS_VIOLATION received」というエラー メッセージが表示される”がそれっぽい。
アンサーによると、Windows NT (XP) でのみクラッシュが発生するそうで、メモリの少ないシステムで発生するとのこと、ISE13.3修正される予定ということだが、修正されていないようだ。というか、Windows XP 32ビット版ではメモリを使いすぎて無理なのかもしれない。
以前に”
ISimでシミュレーション時にSimulation Terminatedダイアログが出る”でISE13.1のISimでシミュレーションしようとしたら、”Simulation Terminatedダイアログが出て、シミュレーションできない。OSはWindows7 32ビット版 SP1。使用言語はVHDL。”ということがあった。これは、Windows7 64ビット版、メモリ16GBのパソコンを使用することで、ISimでエラボレートが完了して、シミュレーションを行うことができた。
そろそろ家でもWindows 7 64ビット版を考えるべきかな？そうなるとISE11以前はインストールが出来ない恐れがあるが、ISE11以前は使っていないので、もう大丈夫かもしれない。
- 2011年11月16日 05:01 |
- EDK
-
| トラックバック:0
-
| コメント:0
