国立国会図書館デジタルコレクション

書誌情報

簡易表示

永続的識別子

info:ndljp/pid/3122780

タイトル

セルラ配列型SIMDプロセッサの構成法と応用に関する研究

著者

近藤利夫 [著]

出版年月日

1996

請求記号

UT51-97-G99

書誌ID

000000307967

公開範囲

インターネット公開（許諾）

詳細表示

資料種別 (materialType)

Book

---

Manuscript

---

DoctoralDissertation

タイトル (title)

セルラ配列型SIMDプロセッサの構成法と応用に関する研究

並列タイトル (alternative)

セルラ 配列型 SIMD プロセッサ 構成法

著者 (creator)

近藤利夫 [著]

著者標目 (creator)

近藤利夫

著者よみ (creatorTranscription)

コンドウ, トシオ

出版年月日(W3CDTF形式) (issued:W3CDTF)

1996

フォーマット(IMT形式) (format:IMT)

image/jp2

容量・大きさ (extent)

冊

内容記述 (description)

博士論文

---

博士論文

授与大学名 (degreeGrantor)

名古屋大学

授与大学名よみ (degreeGrantorTranscription)

ナゴヤ ダイガク

博論報告番号 (dissertationNumber)

乙第5067号

授与年 (dateGranted)

平成8年10月4日

学位 (degreeName)

博士 (工学)

永続的識別子 (identifier:NDLJP)

info:ndljp/pid/3122780

URL (identifier:URI)

http://dl.ndl.go.jp/info:ndljp/pid/3122780

NDL請求記号 (callNumber)

UT51-97-G99

原資料のNDL書誌ID (sourceIdentifier:NDLBibID)

000000307967

NDLC (subject:NDLC)

UT51

コレクション情報 (type:collection)

博士論文

デジタル化出版者 (digitizedPublisher)

国立国会図書館

提供者 (provider)

大規模デジタル化（博士論文）

提供制限 (accessRights)

インターネット公開

公開範囲 (rights)

インターネット公開（許諾）

階層レベル (type:biblevel)

0

サムネイルURL (thumbnailUrl:thumbnailUrl)

http://dl.ndl.go.jp/titleThumb/info:ndljp/pid/3122780

サムネイルファイル名 (thumbnailFileName:thumbnailFileName)

000000307967thumb.jpg

出版地（国名コード） (publicationPlace:ISO3166)

JP

授与大学 (degreeGrantor:JISX0408)

0043

目次 (tableOfContents)

第1章 序論 / p1 (0007.jp2)

---

1.1 研究の背景と目的 / p1 (0007.jp2)

---

1.2 セルラ配列型SIMDプロセッサの位置付けと問題点 / p2 (0008.jp2)

---

1.3 対象とするセルラ配列型SIMDプロセッサの基本アーキテクチャ / p5 (0009.jp2)

---

1.4 研究の課題とそれに対する解決方針 / p8 (0011.jp2)

---

1.5 本論文の構成 / p10 (0012.jp2)

---

第2章 2次元隣接結合ネットワークを補強する伝搬演算機構 / p12 (0013.jp2)

---

2.1 はじめに / p12 (0013.jp2)

---

2.2 伝搬演算の概要 / p13 (0013.jp2)

---

2.3 基本的な伝搬演算方式 / p14 (0014.jp2)

---

2.4 N進ツリー構成の伝搬演算機構 / p21 (0017.jp2)

---

2.5 性能､ハードウェア規模の評価 / p26 (0020.jp2)

---

2.6 N進ツリー構成伝搬演算機構を付加した1次元PE配列のチップレイアウト / p29 (0021.jp2)

---

2.7 むすび / p31 (0022.jp2)

---

第3章 可変構造と演算アルゴリズム / p33 (0023.jp2)

---

3.1 はじめに / p33 (0023.jp2)

---

3.2 修飾型SIMD制御による適応的な可変構造の実現 / p33 (0023.jp2)

---

3.3 可変構造を活用する効率的な演算法 / p39 (0026.jp2)

---

3.4 むすび / p43 (0028.jp2)

---

第4章 データの転送､回転､およびメモリアクセス機構 / p44 (0029.jp2)

---

4.1 はじめに / p44 (0029.jp2)

---

4.2 従来のメモリアクセス機構の問題点 / p45 (0029.jp2)

---

4.3 提案する転送回転型メモリアクセス機構の構成 / p46 (0030.jp2)

---

4.4 メモリアクセス法 / p49 (0031.jp2)

---

4.5 評価 / p58 (0036.jp2)

---

4.6 むすび / p62 (0038.jp2)

---

第5章 1ビットセルラ配列型SIMDプロセッサシステムの設計と試作 / p64 (0039.jp2)

---

5.1 はじめに / p64 (0039.jp2)

---

5.2 PE配列とその構成要素であるセルラ配列型LSIの設計 / p64 (0039.jp2)

---

5.3 小型システムLISCAR1の構成 / p73 (0043.jp2)

---

5.4 大規模システムAAPの構成 / p81 (0047.jp2)

---

5.5 むすび / p85 (0049.jp2)

---

第6章 8ビットセルラ配列型SIMDプロセッサシステムの設計と試作 / p87 (0050.jp2)

---

6.1 はじめに / p87 (0050.jp2)

---

6.2 小型経済化のためのアプローチ / p87 (0050.jp2)

---

6.4 PE配列LSIの設計 / p90 (0052.jp2)

---

6.5 並列プロセッサシステムの実現 / p93 (0053.jp2)

---

6.6 基本性能評価 / p94 (0054.jp2)

---

6.7 むすび / p97 (0055.jp2)

---

第7章 大規模セルラ配列型SIMDプロセッサAAPのLSI-CADへの応用 / p99 (0056.jp2)

---

7.1 はじめに / p99 (0056.jp2)

---

7.2 論理シミュレーション / p99 (0056.jp2)

---

7.3 自動配線 / p101 (0057.jp2)

---

7.4 むすび / p106 (0060.jp2)

---

第8章 小型セルラ配列型SIMDプロセッサLISCAR1の文字認識処理への応用 / p107 (0060.jp2)

---

8.1 はじめに / p107 (0060.jp2)

---

8.2 手書き英数カナ認識処理 / p107 (0060.jp2)

---

8.3 印刷漢字読み取り / p111 (0062.jp2)

---

8.4 手書き漢字読み取り / p115 (0064.jp2)

---

8.5 速度性能の改善 / p117 (0065.jp2)

---

8.6 むすび / p122 (0068.jp2)

---

第9章 LISCAR2の漢字認識処理への応用 / p123 (0068.jp2)

---

9.1 はじめに / p123 (0068.jp2)

---

9.2 認識処理の構成 / p123 (0068.jp2)

---

9.3 並列処理の概要 / p124 (0069.jp2)

---

9.4 速度性能の評価 / p132 (0073.jp2)

---

9.5 むすび / p134 (0074.jp2)

---

第10章 結論 / p135 (0074.jp2)

---

10.1 研究の内容と主な成果 / p135 (0074.jp2)

---

10.2 今後の研究の方向と課題 / p138 (0076.jp2)

---

参考文献 / p144 (0079.jp2)

---

研究業績リスト / p149 (0081.jp2)

---

略語､定義語一覧 / p151 (0082.jp2)

URL

http://dl.ndl.go.jp/info:ndljp/pid/3122780