第5回:完全デジタルPLL回路「ADPLL」を学ぶ
各国の研究開発動向と今後の展開
ADPLL回路に関する国際学会の発表では,TI社に加えて台湾MediaTek,Inc.,米Intel Corp.,米IBM Corp, 伊仏合弁のSTMicroelectronics社から活発に報告されている。一方大学では,米University of California,San Diego校(UCSD), 米University of California,Los Angeles校(UCLA),イタリアUniversity of Pavia,東京工業大学からの発表が目立つ。
ADPLLでは,位相変調や周波数変調がデジタル的に容易にプログラム可能であるため,Bluetooth用のポーラ方式送信機内で用いることがTI社から発表されている。また,位相雑音の低減が可能なため,ローカル信号発生器として用いることもできる。
今後はシステムLSI内部のデジタル回路クロック供給や,広帯域の可変ローカル信号発生器にも用いられるだろう。現在,システムLSI内部のデジタル回路へのクロック供給源としては,複数のPLL回路が用いられている。一方で,ADPLLを用いれば抵抗やキャパシタで構成する低域通過フィルタが不要のため,チップ面積が小さく済む。電源電圧が低下したり用いる製造プロセスを変更したりするときにも,設計変更が少ない優位性もある。
国内メーカーからは,ADPLL技術の研究開発が必ずしも精力的に行われてないという声も聞くが,今後必要不可欠な技術になるのは間違いない。その際の ADPLLおよびそれを用いた回路システムの設計には,従来の高周波回路設計者やPLL設計者に加え,信号処理研究者の協力が重要になるだろう。
フィードバック制御において,安定性と速応性のトレードオフの問題は基本的かつ重要な技術課題である。一方を良くしようとすれば,他方が劣化する。例えば,スイッチング電源回路においてリップルを小さく(安定性を良くする)しようとすれば,負荷変動に対する応答(速応性)は劣化する。従来は,アナログPLL回路においても位相雑音(安定性)と設定周波数の変化に対する応答時間(速応性)もトレードオフの関係にある。
ADPLLは,デジタル技術により動的にパラメータ値を変更することで,そのトレードオフの問題を解決できる。設定周波数を変化させた過渡状態においては,制御ループ(デジタル・フィルタ)の時定数を小さくして高速応答を行い,動作が収束した際には位相雑音が小さくなるようにループ伝達関数を設定できる。UCLA 教授のAsad Abidi氏に,2007年6月に群馬大学で講演いただいた際,会場から「ADPLLよりも良い(better)アイデアはあるか」という質問が飛び出した。これに対してAbidi氏は,「ADPLLは位相雑音と高速応答のトレードオフを解決しているので,十分な(enough) アイデアである」と回答されていたのが印象に残っている。
なお,速応性と安定性のトレードオフの解消(過渡状態で時定数を変更する)については,デジタル制御電源分野でも提案されていることである。
群馬大学大学院 工学研究科 電気電子工学専攻 教授
三洋半導体 カスタムLSI事業部 基礎回路技術部 アナログ回路技術課 課長
群馬大学大学院 工学研究科
バックナンバー
- 第5回:完全デジタルPLL回路「ADPLL」を学ぶ 2010/04/26
- 第4回:小型と低電圧を両立,ECM制御のスイッチング・レギュレータ 2010/04/19
- 第3回:アナログ技術の新潮流,時間分解能型回路とTDC(後編) 2010/04/12
- 第2回:アナログ技術の新潮流,時間分解能型回路とTDC(前編) 2010/04/05
- 第1回:30年ぶりに基本設計を一新したリニア・レギュレータ 2010/03/30