第5回：完全デジタルPLL回路「ADPLL」を学ぶ

無線通信回路の周波数シンセサイザや，マイクロプロセサの高速クロック生成回路において，必須の回路がPLLである。通常はアナログ回路で実現する。このPLLを，すべてデジタル回路で構成するという設計コンセプトが「ADPLL」だ。実際にADPLLを利用した回路の研究開発を進めている群馬大学の小林氏らが，ADPLLの意義や，構成について解説する。（日経エレクトロニクス）

　最近，回路設計においてADPLL（all digital phase-locked loop）というキーワードを聞くことが多くなってきた。ADPLLは，その名の通り，すべてをデジタル回路で構成したPLLである。特に，微細な設計ルールを用いて製造するCMOS製システムLSIに適した技術と言える。

　ADPLLは，元米Texas Instruments Inc.（TI社）のBogdan Staszewski博士によって提案された位相同期回路方式である（図1） ^1）。

1）Staszewski，R.，Balsara，P. All-Digital Frequency Synthesizer a Deep-Submicron CMOS. Wiley Interscience. 2006.

　無線通信回路の周波数シンセサイザにおけるキー・テクノロジーであることなどから，各国の大学や企業で活発に研究が進んでいる。これまでも「デジタルPLL」と呼ばれるものがあったが，実際にはかなりアナログ回路が残っていた（図2）。

　ADPLLの研究開発には，PLL回路技術に加えてデジタル信号を処理する知識が不可欠である。また，ADPLLの設計思想は，システムLSI内部のほかのアナログRF回路の設計にも示唆を与えるものである。

　PLL回路を専門としている日本人の技術者や研究者の方に聞くと，「ADPLLは今後必要な技術だが，直近の仕事で手いっぱいで，なかなか着手できない」という声が多い。このため，ADPLLへの理解が不十分で，自社で取り組む余裕がないことから設計会社に開発を委託する，といった例が多いという。

1. AMDがパソコン向け6コアMPU，「競合品の1/3以下の戦略価格に」《訂正あり》
2. 第5回：完全デジタルPLL回路「ADPLL」を学ぶ
3. 米Xilinx，英ARMのデュアルコア・プロセサを搭載したFPGAプラットフォームを発表
4. 第1回：30年ぶりに基本設計を一新したリニア・レギュレータ
5. National Semiconductorが大型照明用途に向けたLED駆動ICを発売，4×20素子の駆動が可能
6. 携帯電話機のパワー・アンプに向けた電源ICをMicrelが発売，1個のDC-DCと2個のLDOを集積
7. 「誰でも簡単に無線LANモジュールを構成できる」，ロームがIEEE802.11n準拠のベースバンドLSI
8. 第2回：アナログ技術の新潮流，時間分解能型回路とTDC（前編）
9. Boschなど欧米の車載半導体メーカー5社，高Pbはんだの代替材の開発でコンソーシアムを結成
10. 第3回：アナログ技術の新潮流，時間分解能型回路とTDC（後編）

1. 第5回：完全デジタルPLL回路「ADPLL」を学ぶ
2. 第1回：30年ぶりに基本設計を一新したリニア・レギュレータ
3. エルピーダ，第4四半期は過去最高の営業利益を更新，通年では2007年度以来の黒字
4. 「誰でも簡単に無線LANモジュールを構成できる」，ロームがIEEE802.11n準拠のベースバンドLSI
5. 第2回：アナログ技術の新潮流，時間分解能型回路とTDC（前編）
6. エルピーダ，4GビットのDDR3 SDRAMの開発を完了，10年Q3に量産開始
7. 第4回：小型と低電圧を両立，ECM制御のスイッチング・レギュレータ
8. Boschなど欧米の車載半導体メーカー5社，高Pbはんだの代替材の開発でコンソーシアムを結成
9. AMDがパソコン向け6コアMPU，「競合品の1/3以下の戦略価格に」《訂正あり》
10. Numonyx が相変化メモリに「Omneo」ブランド，二つの新製品を発売